Design und Evaluation von Hardware-Architekturen zur Stabilisierung verstimmbarer Diodenlaser unter Weltraumbedingungen

Publikation: Qualifikations-/StudienabschlussarbeitDissertation

Autoren

  • Christian Ulrich Spindeldreier

Organisationseinheiten

Forschungs-netzwerk anzeigen

Details

OriginalspracheDeutsch
QualifikationDoktor der Ingenieurwissenschaften
Gradverleihende Hochschule
Betreut von
Datum der Verleihung des Grades18 Mai 2021
ErscheinungsortHannover
PublikationsstatusVeröffentlicht - 2021

Abstract

Die Frequenzstabilität von Lichtquellen ist eine grundlegende Voraussetzung für die Erzeugung von Bose-Einstein-Kondensaten, die im Rahmen der MAIUS-2 und MAIUS-3 Höhenforschungsmissionen für quantenmechanische Tests der Universalität des freien Falls genutzt werden. Die Frequenzstabilisierung der verwendeten verstimmbaren Diodenlaser stellt aufgrund der Einschränkungen einer Höhenforschungsrakete sowie der extremen Umwelteinflüsse während des Fluges eine große Herausforderung dar. Insbesondere der vollständig autonome Betrieb sowie die Möglichkeit auch starke Abweichungen von der Sollfrequenz zu kompensieren, lässt sich mit bekannten Frequenzstabilisierungsmethoden unter Wahrung des begrenzten Leistungsbudget nur mit sehr hohem Aufwand realisieren. Hauptziel dieser Arbeit ist daher Umsetzung, Evaluation und experimentelle Demonstration eines neuartigen Ansatzes zur Frequenzstabilisierung von Diodenlasern. Dabei liegt der Fokus auf der Identifikation und Evaluation geeigneter Algorithmen sowie Signalverarbeitungsplattformen unter Berücksichtigung der Leistungsbeschränkung der Nutzlast einer Höhenforschungsrakete. Um die genannten Einschränkungen bekannter Verfahren zu kompensieren, wird eine vollständig digitale Frequenzstabilisierungsmethode vorgeschlagen. Im Kern beruht diese auf der Bestimmung der Laserfrequenz anhand eines kurzen, durch eine lineare Frequenzrampe erzeugten, Spektroskopiesignals, dessen Position im Gesamtspektrum mithilfe von Pattern-Matching-Algorithmen bestimmt wird. Für diese Anwendung werden verschiedene korrelationsbasierte Pattern-Matching-Algorithmen im Zeit- und Fourier-Bereich im Hinblick auf den verbleibenden Frequenzfehler sowie die nötige Ausführungszeit hin untersucht. Letztere muss möglichst gering bleiben, um einen hohen Regeltakt erreichen zu können. Alle betrachteten Algorithmen zeigen dabei eine prinzipielle Eignung, wobei insbesondere die Summe der Absoluten Differenzen (SAD) und die Summer der quadratischen Differenzen (SSD) bei der Evaluation als besonders gut geeignet identifiziert werden. Um ein möglichst kompaktes, leistungseffizientes System zu erhalten, wird ausgehend von diesen Ergebnissen, die Abbildung auf verschiedene, bereits im MAIUS-Projekt verwendete FPGAs und SoC- FPGAs untersucht. Neben der Beschreibung notwendiger Hardware-Module zur Signal-Generation und Extraktion wird dabei die Abbildung der Pattern-Matching-Algorithmen auf den Prozessor eines SoC-FPGAs, zwei Softcores sowie in dedizierte Hardware-Module betrachtet und detailliert evaluiert. Dabei ergibt sich ein Entwurfsraum, der sich über 5 Größenordnungen (60 μs bis 7 s) im Bezug auf die Ausführungszeit und 2 Größenordnungen (150 mW bis 3 W) im Bezug auf die Leistungsaufnahme erstreckt. Die geringste Verlustleistungsaufnahme bei hohen Regeltakten lässt sich mit der aufwendigen Abbildung der SAD in ein dediziertes, skalierbares Hardware-Modul erreichen. Dieses erlaubt abhängig von der Anzahl paralleler Kern-Module einen Regeltakt von bis zu 13 kHz. Mit diesem Modul wird anschließend ein vollständiges FPGA-basiertes Frequenzstabilisierungssystem aufgebaut. Dieses wird für die Demonstration und Evaluation der Pattern-Matching-basierten Laserfrequenzstabilisierungsmethode verwendet. Dabei wird bei der Analyse interner Fehlerwerte eine Frequenzstabilität von 15 MHz (±7,5 MHz) um die Mittenfrequenz von 384,231 THz über eine Beobachtungsdauer von mehr als 3 h erreicht. Dieser Wert wird durch eine Schwebungsmessung mit einem externen Referenzlaser bestätigt. Ausgehend von dem Regeltakt von 95 Hz des Demonstrationssystems ist zu erwarten, dass mit der vorgestellten Methode und mit einem optimierten optischen Aufbau eine noch deutlich höhere Frequenzstabilität im Bereich von bis zu 1 MHz realisierbar ist, wenn der maximal mögliche Regeltakt von bis zu 13 kHz des digitalen Systems ausgenutzt werden kann.

Zitieren

Design und Evaluation von Hardware-Architekturen zur Stabilisierung verstimmbarer Diodenlaser unter Weltraumbedingungen. / Spindeldreier, Christian Ulrich.
Hannover, 2021. 178 S.

Publikation: Qualifikations-/StudienabschlussarbeitDissertation

Spindeldreier, CU 2021, 'Design und Evaluation von Hardware-Architekturen zur Stabilisierung verstimmbarer Diodenlaser unter Weltraumbedingungen', Doktor der Ingenieurwissenschaften, Gottfried Wilhelm Leibniz Universität Hannover, Hannover. https://doi.org/10.15488/11020
Download
@phdthesis{9bf9164220f745acada833c5176e95cc,
title = "Design und Evaluation von Hardware-Architekturen zur Stabilisierung verstimmbarer Diodenlaser unter Weltraumbedingungen",
abstract = "Die Frequenzstabilit{\"a}t von Lichtquellen ist eine grundlegende Voraussetzung f{\"u}r die Erzeugung von Bose-Einstein-Kondensaten, die im Rahmen der MAIUS-2 und MAIUS-3 H{\"o}henforschungsmissionen f{\"u}r quantenmechanische Tests der Universalit{\"a}t des freien Falls genutzt werden. Die Frequenzstabilisierung der verwendeten verstimmbaren Diodenlaser stellt aufgrund der Einschr{\"a}nkungen einer H{\"o}henforschungsrakete sowie der extremen Umwelteinfl{\"u}sse w{\"a}hrend des Fluges eine gro{\ss}e Herausforderung dar. Insbesondere der vollst{\"a}ndig autonome Betrieb sowie die M{\"o}glichkeit auch starke Abweichungen von der Sollfrequenz zu kompensieren, l{\"a}sst sich mit bekannten Frequenzstabilisierungsmethoden unter Wahrung des begrenzten Leistungsbudget nur mit sehr hohem Aufwand realisieren. Hauptziel dieser Arbeit ist daher Umsetzung, Evaluation und experimentelle Demonstration eines neuartigen Ansatzes zur Frequenzstabilisierung von Diodenlasern. Dabei liegt der Fokus auf der Identifikation und Evaluation geeigneter Algorithmen sowie Signalverarbeitungsplattformen unter Ber{\"u}cksichtigung der Leistungsbeschr{\"a}nkung der Nutzlast einer H{\"o}henforschungsrakete. Um die genannten Einschr{\"a}nkungen bekannter Verfahren zu kompensieren, wird eine vollst{\"a}ndig digitale Frequenzstabilisierungsmethode vorgeschlagen. Im Kern beruht diese auf der Bestimmung der Laserfrequenz anhand eines kurzen, durch eine lineare Frequenzrampe erzeugten, Spektroskopiesignals, dessen Position im Gesamtspektrum mithilfe von Pattern-Matching-Algorithmen bestimmt wird. F{\"u}r diese Anwendung werden verschiedene korrelationsbasierte Pattern-Matching-Algorithmen im Zeit- und Fourier-Bereich im Hinblick auf den verbleibenden Frequenzfehler sowie die n{\"o}tige Ausf{\"u}hrungszeit hin untersucht. Letztere muss m{\"o}glichst gering bleiben, um einen hohen Regeltakt erreichen zu k{\"o}nnen. Alle betrachteten Algorithmen zeigen dabei eine prinzipielle Eignung, wobei insbesondere die Summe der Absoluten Differenzen (SAD) und die Summer der quadratischen Differenzen (SSD) bei der Evaluation als besonders gut geeignet identifiziert werden. Um ein m{\"o}glichst kompaktes, leistungseffizientes System zu erhalten, wird ausgehend von diesen Ergebnissen, die Abbildung auf verschiedene, bereits im MAIUS-Projekt verwendete FPGAs und SoC- FPGAs untersucht. Neben der Beschreibung notwendiger Hardware-Module zur Signal-Generation und Extraktion wird dabei die Abbildung der Pattern-Matching-Algorithmen auf den Prozessor eines SoC-FPGAs, zwei Softcores sowie in dedizierte Hardware-Module betrachtet und detailliert evaluiert. Dabei ergibt sich ein Entwurfsraum, der sich {\"u}ber 5 Gr{\"o}{\ss}enordnungen (60 μs bis 7 s) im Bezug auf die Ausf{\"u}hrungszeit und 2 Gr{\"o}{\ss}enordnungen (150 mW bis 3 W) im Bezug auf die Leistungsaufnahme erstreckt. Die geringste Verlustleistungsaufnahme bei hohen Regeltakten l{\"a}sst sich mit der aufwendigen Abbildung der SAD in ein dediziertes, skalierbares Hardware-Modul erreichen. Dieses erlaubt abh{\"a}ngig von der Anzahl paralleler Kern-Module einen Regeltakt von bis zu 13 kHz. Mit diesem Modul wird anschlie{\ss}end ein vollst{\"a}ndiges FPGA-basiertes Frequenzstabilisierungssystem aufgebaut. Dieses wird f{\"u}r die Demonstration und Evaluation der Pattern-Matching-basierten Laserfrequenzstabilisierungsmethode verwendet. Dabei wird bei der Analyse interner Fehlerwerte eine Frequenzstabilit{\"a}t von 15 MHz (±7,5 MHz) um die Mittenfrequenz von 384,231 THz {\"u}ber eine Beobachtungsdauer von mehr als 3 h erreicht. Dieser Wert wird durch eine Schwebungsmessung mit einem externen Referenzlaser best{\"a}tigt. Ausgehend von dem Regeltakt von 95 Hz des Demonstrationssystems ist zu erwarten, dass mit der vorgestellten Methode und mit einem optimierten optischen Aufbau eine noch deutlich h{\"o}here Frequenzstabilit{\"a}t im Bereich von bis zu 1 MHz realisierbar ist, wenn der maximal m{\"o}gliche Regeltakt von bis zu 13 kHz des digitalen Systems ausgenutzt werden kann.",
author = "Spindeldreier, {Christian Ulrich}",
note = "Dissertation",
year = "2021",
doi = "10.15488/11020",
language = "Deutsch",
school = "Gottfried Wilhelm Leibniz Universit{\"a}t Hannover",

}

Download

TY - BOOK

T1 - Design und Evaluation von Hardware-Architekturen zur Stabilisierung verstimmbarer Diodenlaser unter Weltraumbedingungen

AU - Spindeldreier, Christian Ulrich

N1 - Dissertation

PY - 2021

Y1 - 2021

N2 - Die Frequenzstabilität von Lichtquellen ist eine grundlegende Voraussetzung für die Erzeugung von Bose-Einstein-Kondensaten, die im Rahmen der MAIUS-2 und MAIUS-3 Höhenforschungsmissionen für quantenmechanische Tests der Universalität des freien Falls genutzt werden. Die Frequenzstabilisierung der verwendeten verstimmbaren Diodenlaser stellt aufgrund der Einschränkungen einer Höhenforschungsrakete sowie der extremen Umwelteinflüsse während des Fluges eine große Herausforderung dar. Insbesondere der vollständig autonome Betrieb sowie die Möglichkeit auch starke Abweichungen von der Sollfrequenz zu kompensieren, lässt sich mit bekannten Frequenzstabilisierungsmethoden unter Wahrung des begrenzten Leistungsbudget nur mit sehr hohem Aufwand realisieren. Hauptziel dieser Arbeit ist daher Umsetzung, Evaluation und experimentelle Demonstration eines neuartigen Ansatzes zur Frequenzstabilisierung von Diodenlasern. Dabei liegt der Fokus auf der Identifikation und Evaluation geeigneter Algorithmen sowie Signalverarbeitungsplattformen unter Berücksichtigung der Leistungsbeschränkung der Nutzlast einer Höhenforschungsrakete. Um die genannten Einschränkungen bekannter Verfahren zu kompensieren, wird eine vollständig digitale Frequenzstabilisierungsmethode vorgeschlagen. Im Kern beruht diese auf der Bestimmung der Laserfrequenz anhand eines kurzen, durch eine lineare Frequenzrampe erzeugten, Spektroskopiesignals, dessen Position im Gesamtspektrum mithilfe von Pattern-Matching-Algorithmen bestimmt wird. Für diese Anwendung werden verschiedene korrelationsbasierte Pattern-Matching-Algorithmen im Zeit- und Fourier-Bereich im Hinblick auf den verbleibenden Frequenzfehler sowie die nötige Ausführungszeit hin untersucht. Letztere muss möglichst gering bleiben, um einen hohen Regeltakt erreichen zu können. Alle betrachteten Algorithmen zeigen dabei eine prinzipielle Eignung, wobei insbesondere die Summe der Absoluten Differenzen (SAD) und die Summer der quadratischen Differenzen (SSD) bei der Evaluation als besonders gut geeignet identifiziert werden. Um ein möglichst kompaktes, leistungseffizientes System zu erhalten, wird ausgehend von diesen Ergebnissen, die Abbildung auf verschiedene, bereits im MAIUS-Projekt verwendete FPGAs und SoC- FPGAs untersucht. Neben der Beschreibung notwendiger Hardware-Module zur Signal-Generation und Extraktion wird dabei die Abbildung der Pattern-Matching-Algorithmen auf den Prozessor eines SoC-FPGAs, zwei Softcores sowie in dedizierte Hardware-Module betrachtet und detailliert evaluiert. Dabei ergibt sich ein Entwurfsraum, der sich über 5 Größenordnungen (60 μs bis 7 s) im Bezug auf die Ausführungszeit und 2 Größenordnungen (150 mW bis 3 W) im Bezug auf die Leistungsaufnahme erstreckt. Die geringste Verlustleistungsaufnahme bei hohen Regeltakten lässt sich mit der aufwendigen Abbildung der SAD in ein dediziertes, skalierbares Hardware-Modul erreichen. Dieses erlaubt abhängig von der Anzahl paralleler Kern-Module einen Regeltakt von bis zu 13 kHz. Mit diesem Modul wird anschließend ein vollständiges FPGA-basiertes Frequenzstabilisierungssystem aufgebaut. Dieses wird für die Demonstration und Evaluation der Pattern-Matching-basierten Laserfrequenzstabilisierungsmethode verwendet. Dabei wird bei der Analyse interner Fehlerwerte eine Frequenzstabilität von 15 MHz (±7,5 MHz) um die Mittenfrequenz von 384,231 THz über eine Beobachtungsdauer von mehr als 3 h erreicht. Dieser Wert wird durch eine Schwebungsmessung mit einem externen Referenzlaser bestätigt. Ausgehend von dem Regeltakt von 95 Hz des Demonstrationssystems ist zu erwarten, dass mit der vorgestellten Methode und mit einem optimierten optischen Aufbau eine noch deutlich höhere Frequenzstabilität im Bereich von bis zu 1 MHz realisierbar ist, wenn der maximal mögliche Regeltakt von bis zu 13 kHz des digitalen Systems ausgenutzt werden kann.

AB - Die Frequenzstabilität von Lichtquellen ist eine grundlegende Voraussetzung für die Erzeugung von Bose-Einstein-Kondensaten, die im Rahmen der MAIUS-2 und MAIUS-3 Höhenforschungsmissionen für quantenmechanische Tests der Universalität des freien Falls genutzt werden. Die Frequenzstabilisierung der verwendeten verstimmbaren Diodenlaser stellt aufgrund der Einschränkungen einer Höhenforschungsrakete sowie der extremen Umwelteinflüsse während des Fluges eine große Herausforderung dar. Insbesondere der vollständig autonome Betrieb sowie die Möglichkeit auch starke Abweichungen von der Sollfrequenz zu kompensieren, lässt sich mit bekannten Frequenzstabilisierungsmethoden unter Wahrung des begrenzten Leistungsbudget nur mit sehr hohem Aufwand realisieren. Hauptziel dieser Arbeit ist daher Umsetzung, Evaluation und experimentelle Demonstration eines neuartigen Ansatzes zur Frequenzstabilisierung von Diodenlasern. Dabei liegt der Fokus auf der Identifikation und Evaluation geeigneter Algorithmen sowie Signalverarbeitungsplattformen unter Berücksichtigung der Leistungsbeschränkung der Nutzlast einer Höhenforschungsrakete. Um die genannten Einschränkungen bekannter Verfahren zu kompensieren, wird eine vollständig digitale Frequenzstabilisierungsmethode vorgeschlagen. Im Kern beruht diese auf der Bestimmung der Laserfrequenz anhand eines kurzen, durch eine lineare Frequenzrampe erzeugten, Spektroskopiesignals, dessen Position im Gesamtspektrum mithilfe von Pattern-Matching-Algorithmen bestimmt wird. Für diese Anwendung werden verschiedene korrelationsbasierte Pattern-Matching-Algorithmen im Zeit- und Fourier-Bereich im Hinblick auf den verbleibenden Frequenzfehler sowie die nötige Ausführungszeit hin untersucht. Letztere muss möglichst gering bleiben, um einen hohen Regeltakt erreichen zu können. Alle betrachteten Algorithmen zeigen dabei eine prinzipielle Eignung, wobei insbesondere die Summe der Absoluten Differenzen (SAD) und die Summer der quadratischen Differenzen (SSD) bei der Evaluation als besonders gut geeignet identifiziert werden. Um ein möglichst kompaktes, leistungseffizientes System zu erhalten, wird ausgehend von diesen Ergebnissen, die Abbildung auf verschiedene, bereits im MAIUS-Projekt verwendete FPGAs und SoC- FPGAs untersucht. Neben der Beschreibung notwendiger Hardware-Module zur Signal-Generation und Extraktion wird dabei die Abbildung der Pattern-Matching-Algorithmen auf den Prozessor eines SoC-FPGAs, zwei Softcores sowie in dedizierte Hardware-Module betrachtet und detailliert evaluiert. Dabei ergibt sich ein Entwurfsraum, der sich über 5 Größenordnungen (60 μs bis 7 s) im Bezug auf die Ausführungszeit und 2 Größenordnungen (150 mW bis 3 W) im Bezug auf die Leistungsaufnahme erstreckt. Die geringste Verlustleistungsaufnahme bei hohen Regeltakten lässt sich mit der aufwendigen Abbildung der SAD in ein dediziertes, skalierbares Hardware-Modul erreichen. Dieses erlaubt abhängig von der Anzahl paralleler Kern-Module einen Regeltakt von bis zu 13 kHz. Mit diesem Modul wird anschließend ein vollständiges FPGA-basiertes Frequenzstabilisierungssystem aufgebaut. Dieses wird für die Demonstration und Evaluation der Pattern-Matching-basierten Laserfrequenzstabilisierungsmethode verwendet. Dabei wird bei der Analyse interner Fehlerwerte eine Frequenzstabilität von 15 MHz (±7,5 MHz) um die Mittenfrequenz von 384,231 THz über eine Beobachtungsdauer von mehr als 3 h erreicht. Dieser Wert wird durch eine Schwebungsmessung mit einem externen Referenzlaser bestätigt. Ausgehend von dem Regeltakt von 95 Hz des Demonstrationssystems ist zu erwarten, dass mit der vorgestellten Methode und mit einem optimierten optischen Aufbau eine noch deutlich höhere Frequenzstabilität im Bereich von bis zu 1 MHz realisierbar ist, wenn der maximal mögliche Regeltakt von bis zu 13 kHz des digitalen Systems ausgenutzt werden kann.

U2 - 10.15488/11020

DO - 10.15488/11020

M3 - Dissertation

CY - Hannover

ER -

Von denselben Autoren