Publikationen
2024
- Veröffentlicht
Analyzing the memory ordering models of the Apple M1
Wrenger, L., Töllner, D. & Lohmann, D., Apr. 2024, in: Journal of Systems Architecture. 149, 8 S., 103102.Publikation: Beitrag in Fachzeitschrift › Artikel › Forschung › Peer-Review
2019
- Veröffentlicht
Comparing vertical and horizontal SIMD vector processor architectures for accelerated image feature extraction
Weißbrich, M., García-Ortiz, A. & Payá-Vayá, G., 7 Nov. 2019, in: Journal of Systems Architecture. 100, 101647.Publikation: Beitrag in Fachzeitschrift › Artikel › Forschung › Peer-Review
- Veröffentlicht
Online stereo camera calibration for automotive vision based on HW-accelerated A-KAZE-feature extraction
Mentzer, N., Mahr, J., Payá-Vayá, G. & Blume, H., Aug. 2019, in: Journal of Systems Architecture. 97, S. 335-348 14 S.Publikation: Beitrag in Fachzeitschrift › Artikel › Forschung › Peer-Review
2017
- Veröffentlicht
Small footprint synthesizable temperature sensor for FPGA devices
Payá-Vayá, G., Bartels, C. & Blume, H., 10 Apr. 2017, in: Journal of Systems Architecture. 76, S. 28-38 11 S.Publikation: Beitrag in Fachzeitschrift › Artikel › Forschung › Peer-Review
2016
- Veröffentlicht
FPGA emulation methodology for fast and accurate power estimation of embedded processors
Hesselbarth, S., Schewior, G. & Blume, H., 24 Dez. 2016, in: Journal of Systems Architecture. 77, S. 14-25 12 S.Publikation: Beitrag in Fachzeitschrift › Artikel › Forschung › Peer-Review
2015
- Extern
Resource-awareness on heterogeneous MPSoCs for image processing
Paul, J., Stechele, W., Oechslein, B., Erhardt, C., Schedel, J., Lohmann, D., Schröder-Preikschat, W., Kröhnert, M., Asfour, T., Sousa, É., Lari, V., Hannig, F., Teich, J., Grudnitsky, A., Bauer, L. & Henkel, J., 6 Nov. 2015, in: Journal of Systems Architecture. 61, 10, S. 668-680 13 S.Publikation: Beitrag in Fachzeitschrift › Artikel › Forschung › Peer-Review
- Extern
Self-adaptive corner detection on MPSoC through resource-aware programming
Paul, J., Oechslein, B., Erhardt, C., Schedel, J., Kröhnert, M., Lohmann, D., Stechele, W., Asfour, T. & Schröder-Preikschat, W., 26 Juli 2015, in: Journal of Systems Architecture. 61, 10, S. 520-530 11 S.Publikation: Beitrag in Fachzeitschrift › Artikel › Forschung › Peer-Review
2013
- Extern
Dynamic distribution of robot control components under hard realtime constraints: Modeling, experimental results and practical considerations
Dietrich, F., Maaß, J., Hagner, M., Steiner, J., Goltz, U. & Raatz, A., 26 Jan. 2013, in: Journal of Systems Architecture. 59, 10 PART C, S. 1047-1066 20 S.Publikation: Beitrag in Fachzeitschrift › Artikel › Forschung › Peer-Review
2008
- Extern
OpenMP-based parallelization on an MPCore multiprocessor platform: A performance and power analysis
Blume, H., Livonius, J. V., Rotenberg, L., Noll, T. G., Bothe, H. & Brakensiek, J., 6 Apr. 2008, in: Journal of Systems Architecture. 54, 11, S. 1019-1029 11 S.Publikation: Beitrag in Fachzeitschrift › Artikel › Forschung › Peer-Review
2007
- Extern
Hybrid functional- and instruction-level power modeling for embedded and heterogeneous processor architectures
Blume, H., Becker, D., Rotenberg, L., Botteck, M., Brakensiek, J. & Noll, T. G., 20 Jan. 2007, in: Journal of Systems Architecture. 53, 10, S. 689-702 14 S.Publikation: Beitrag in Fachzeitschrift › Artikel › Forschung › Peer-Review
2006
- Extern
Application of deterministic and stochastic Petri-Nets for performance modeling of NoC architectures
Blume, H., von Sydow, T., Becker, D. & Noll, T. G., 21 Dez. 2006, in: Journal of Systems Architecture. 53, 8, S. 466-476 11 S.Publikation: Beitrag in Fachzeitschrift › Artikel › Forschung › Peer-Review
1995
- Veröffentlicht
Architecture and C++-programming environment of a highly parallel image signal processor
Kneip, J., Ohmacht, M., Rönner, K. & Pirsch, P., Okt. 1995, in: Microprocessing and Microprogramming. 41, 5-6, S. 391-408 18 S.Publikation: Beitrag in Fachzeitschrift › Artikel › Forschung › Peer-Review